Bump 全量知识点（扩展版）

本文件整理了 bump 的定义、材料、结构、电迁移（EM）、KOZ、ESD、SerDes、高速封装、Chiplet、失效模式、热与机械、PDN、RDL、pad stack 等多方面内容，适合作为 Layout / ESD / Package 多部门协作的内部知识库。

---

1. Bump 是什么

在 Flip-Chip / WLP / Fan-Out 封装中，**bump（凸点）**是芯片与封装基板之间的主要互连结构，作用包括：

• 电气连接（I/O）
• 电源传输（VDD/VSS）
• 高频信号传输（SerDes / DDR）
• 散热路径
• 机械固定
• 封装应力传递

bump 是芯片层级中最敏感、最关键、寿命最短命的结构之一。

---

2. Bump 的材料

2.1 Solder Bump（焊球）

主流成分：SnAgCu（SAC305）

• Sn 96.5%
• Ag 3.0%
• Cu 0.5%

优点：

• 工艺成熟
• 成本低

缺点：

• 电阻高
• EM 性能弱
• 不适合高速、高电流

---

2.2 Cu Pillar Bump（铜柱凸点）

现代工艺中更常见，结构如下：

SnAgCu solder cap（焊料帽）
Cu pillar（纯铜柱）
UBM（金属过渡层：Ti/TiW/Cu/Ni/Au）
pad
优点：

• 电阻低（比焊料低 8–12 倍）
• 抗电迁移能力强
• Pitch 可做到 20–40 μm
• 机械强度高，不塌陷
• 适合高速、高电流

Cu pillar 是未来所有高速芯片（AI、GPU、SerDes、Chiplet）的标准。

---

3. Cu Pillar 的优势（详细解析）

✔ 电阻低

高速 SerDes、PMIC、核心供电必须用铜柱。

✔ EM 性能强

高电流 + 高频 AC → 铜柱最稳定，焊料最容易失效。

✔ Pitch 小

现代封装（2.5D、3DIC、Chiplet、HBM）都依赖小 pitch。

✔ 不易机械塌陷

机械稳定性比焊球高很多。

---

4. Bump EM Hotspot（严重问题）

电迁移（Electro-migration）导致：

• 空洞（void）
• 裂纹（crack）
• 断线（open）
• bump 塌陷

常见原因：

1. 顶层金属（Mtop）太窄
2. via 数量不足
3. PDN 不均匀 → 局部电流集中
4. bump pitch 小 → J 增大
5. 高频 SerDes 的 AC heating
6. return bump 不够 → 电流无处发散

避免方法：

• 使用 6×6, 8×8, 10×10 via array
• 顶层金属尽量宽
• Power bump 尽量多
• Return bump 要足够多
• RDL 尽量短、粗、直

---

5. KOZ（Keep-Out Zone）– bump 的禁止区域

KOZ = bump 周围禁止布金属、器件、via 的区域。

原因是 bump 在封装与工作寿命中，会不断把“机械应力 + 热应力”传递到硅片内部。

以下是 KOZ 的核心：

---

5.1 FEOL KOZ（硅层）

禁止放：

• AA（Active）
• Poly
• MOS、电容、电阻
• 敏感模拟电路

典型范围：10–30 μm

---

5.2 BEOL KOZ（金属层）

禁止放：

• 细金属
• 密集 via
• 不规则 dummy
• 窄线宽结构

典型范围：3–10 μm

---

6. KOZ 的真实物理原因（完整扩展版）

这个部分非常重要，是你刚强调要合并的内容：
KOZ 的原因来自封装整个生命周期的 热循环 + 机械力 + 材料膨胀差。

---

6.1 Reflow（回流焊）温度冲击

焊料会经历：

• 0°C → 250°C（膨胀）
• 250°C → 室温（收缩）

导致：

• 焊料推动/拉动 Cu pillar
• UBM 层受剪切力
• via / Mtop 受弯折应力
• 若下面有 MOS → 会直接产生 crack/leakage

---

6.2 Underfill 注胶

Underfill（环氧树脂）在流动时：

• 推力（shear force）
• 冲击力
• 固化时收缩
• 固化时升温膨胀

这些都可能“挤压硅片”。

下方如果有器件 → 会被破坏。

---

6.3 Molding（模塑塑封）

在 molding 过程中：

• 会对芯片施加几公斤～几十公斤的压力
• 伴随高温烘烤

压力通过 bump → UBM → Mtop → via → M1 传递到硅。

8. Bump 与 ESD 的关系（完整版）

Flip-chip bump 是 ESD 电流的第一个入口。
ESD 电流路径：
若 KOZ 不够：

• 金属会断裂
• 器件会破裂

---

6.4 温度循环（Thermal Cycling）

芯片工作时经历：

• -40°C → 125°C
• 数万次温度循环（汽车/服务器）

不同材料 CTE 不一致：

• Cu：17 ppm/°C
• Si：2.6 ppm/°C
• underfill：30–70 ppm/°C

→ 每一次温度循环都是一次“拉和推”。

KOZ 就是用来保证硅不过早疲劳。

---

6.5 组装机械拉扯（Assembly Stress）

包括：

• die attach
• rework
• package bending
• board soldering

都会把应力通过 bump 传到芯片内部。

KOZ 为这些应力提供缓冲区。

---

7. KOZ 小结

KOZ 的本质作用：
阻止 bump 在封装加工与使用寿命中，把机械与热应力传递到硅器件与金属结构。

如果 KOZ 不够：

• MOS 会裂
• 金属会断
• UBM 会剥离
• via 会剪切断裂
• 整块 die 会局部翘曲
• 封装寿命大幅降低

8. Bump 与 ESD 的关系（完整版）

Flip-chip bump 是 ESD 电流的第一个入口。
ESD 电流路径：
外部 → bump
↓
UBM
↓
Mtop（厚金属）
↓
IO cell
↓
ESD clamp（二极管 / ggNMOS / rail clamp）
↓
VDD/VSS 网络
因此 bump 的设计与 ESD robustness 强相关。

---

8.1 bump 材料对 ESD 的影响

• Cu pillar 本身抗电迁移强
• 但 UBM（Ni/Au/Ti）可能比 Cu 更脆弱
• 顶层金属（M8/M9/M10）可能是 ESD 路径的瓶颈
• 焊料（SnAgCu）可能会在 ESD 热冲击中局部重熔

结论：

材料链中最弱的一环决定 ESD fail。

---

8.2 bump 与 clamp 的距离

距离越短越好。

如果距离太远：

• 路径过长
• 金属阻抗增大
• ESD 电流不均匀
• 金属过热 → burn
• 局部 hotspot

尤其在高速 IO（例如 SerDes / DDR），clamp 通常与 bump 贴得极近。

---

8.3 bump pitch 对 ESD 的影响

pitch 越小：

• bump 越密
• return bump 越少
• ESD 可能集中在某几个 bump 上 → fail

因此高密度 bump 阵列需要增加：

• return bump
• local clamp
• power/ground bump

---

8.4 PERC 对 bump–ESD 的检查（完整列表）

• bump 到 clamp 的路径是否存在
• 该路径是否满足最小宽度要求
• via 数量是否足够
• Mtop 金属是否足够宽
• ESD return path 是否闭合
• pad–RDL–UBM 层叠是否完整
• 两个方向的冗余路径是否存在
• ESD clamp 是否被错误切断

这些都是实际会 fail 的情况。

---

9. Bump 下方金属结构（Pad Stack / RDL / Via）

标准堆叠结构（非常重要）：
bump
↓
UBM（under bump metal）
↓
RDL（redistribution layer）
↓
Mtop（厚金属）
↓
via array（VIA top）
↓
Mx~M1（金属层）
↓
pad（通常 M1–M3）

设计原则：

• via 越多越好（承载大电流）
• RDL 要宽、短、直
• 顶层金属必须是 thick metal
• 避免在 RDL 下面出现 jog / 细线
• 优化 return path

所有这些都会影响：

• ESD
• EM
• IR drop
• 高速信号质量

---

10. 高速 SerDes 对 bump 的要求

SerDes（28G / 56G / 112G PAM4）对 bump 的 SI（信号完整性）非常敏感。

10.1 差分 bump 成对布置

必须做到：

• 相邻
• 等长
• 对称
• 无 skew

否则：

• eye diagram 坍缩
• equalizer 无法补偿
• jitter 增大
• BER 坏

---

10.2 GSSG 结构（Ground–Signal–Signal–Ground）

SerDes 常用 bump 排列：
G S S G
理由：

• 降低串扰（XT）
• 为信号提供 return path
• 降低 bump 电感
• 提升 SI 性能

---

10.3 bump 电感控制

bump 和 RDL 的寄生电感会影响：

• S11、S22
• insertion loss
• return loss
• channel equalization

因此要求：

• 短
• 粗
• 对称
• 接地稳定

---

11. Chiplet / 2.5D / 3DIC 中的 bump

先进封装使用更小 pitch（20–40 μm）的 micro-bump。

应用场景：

• HBM2E / HBM3
• Chiplet（UCIe、Infinity Fabric）
• 2.5D interposer
• 3D stacking（T-SoIC、Hybrid Bonding）

影响：

• 电流密度极高
• ESD 冲击更直接
• 热应力路径更短
• bump must be symmetric
• 需要更强的 KOZ

Chiplet 中 bump 的可靠性几乎决定整个系统的寿命。

---

12. Bump 失效模式（Failure Modes）

全量列表：

12.1 EM void（电迁移空洞）

在铜柱 / UBM / 焊料中形成空洞 → 断路。

12.2 crack（裂纹）

多发生于：

• UBM
• RDL
• via 接口
• Silicon edge

12.3 solder bridging（焊料桥接）

pitch 小的体系最常见 → 短路。

12.4 delamination（脱层）

UBM 与 passivation 分离。

12.5 collapse（塌陷）

焊料不足或受压错位。

12.6 warpage（翘曲）

die / package 弯曲 → bump 受力断裂。

12.7 pad cratering（焊盘破碎）

硅薄膜被拉起 → 失效加速。

这些每一个都会导致整片 die fail。

---

13. Bump 参数对设计的影响

pitch 越小：

• RDL 更拥挤
• KOZ 更难满足
• ESD 更难分流
• EM 风险更高

bump 越高：

• 热应力更强
• 机械疲劳增大

bump 越大：

• 载流能力强
• 但 pitch 限制布线密度

---

14. Bump Map Planning（完整 bump 阵列规划）

这是 Layout × Package × ESD × SI × PI × PDN 联合完成的设计。

重点包括：

---

14.1 Power bump 分布

• VDD/VSS 必须对称
• 电流密度要均匀
• hotspot 区域要加密 power bump

---

14.2 High-speed bump 分组

SerDes/DDR bump 必须：

• 分组
• 对称
• 与 package trace 匹配
• 有 return bump
• 路径直→不绕线

---

14.3 Return bump（地 bump）策略

高频信号必须有地：

• GSSG
• S-G-S-G
• G-S-S-G-S

return bump 数量决定信号完整性。

---

14.4 ESD return bump

必须预留足够地 bump 作为 ESD 回流路径。

---

14.5 Thermal-aware bump placement

热热点处（PMIC、AI 核心、SerDes）需要更多 bump 做散热路径

---

14.6 Redundant bump（冗余 bump）

用于提升封装良率（yield）

15. Bump 的热行为（Thermal Behavior）

bump 是芯片散热路径的一部分，特别是：

• Power bump
• SerDes bump
• PMIC bump
• Core power delivery

热行为影响：

• EM 寿命
• IR drop
• RDL 热疲劳
• UBM 热膨胀 mismatch
• pad cratering

15.1 热传导路径

Die → Mtop → RDL → UBM → Bump → Underfill → Substrate → PCB → 散热器
热流在 bump 处发生“瓶颈”可能导致：

• bump hotspot
• UBM 屈服
• 焊料重熔迹象
• 局部热应力扩大

---

15.2 Power bump 的热累积

大电流 bump 会形成：

• 电阻发热（I²R）
• 高频开关发热（AC loss）
• 周期性温度波动

这会严重加速电迁移（EM）失效。

因此 power bump 必须：

• 数量够多
• via array 足够
• RDL 要粗

---

16. Bump 的力学行为（Mechanical Stress）

bump 在以下环节承受复杂应力：

• Reflow
• Underfill curing
• Molding
• Die attach
• Thermal cycling
• Package warpage
• Board assembly bending

这些力沿着：
bump → UBM → Mtop → via → M1 → Si
向下传递。

如果 KOZ 不足 → 会直接破坏 active 器件。

---

17. Bump 与 Warpage（翘曲）

芯片和封装材料的不同膨胀系数会导致 warpage：

• die 可能向上弯
• substrate 可能向下弯

warpage 会造成：

• bump 受拉力比正常大
• 中间 bump 下压、边缘 bump 被拉起
• 边缘 bump 更容易 crack
• 焊接不良（open/short）

因此 bump 分布必须考虑 warpage 的中心与梯度。

---

18. Bump 的系统级影响

18.1 对 SI（信号完整性）的影响

bump 的寄生参数影响：

• return loss
• insertion loss
• S11 / S21
• crosstalk
• equalizer 收敛

高速信号的 bump 必须：

• 对称
• GSSG
• L / R 寄生受控
• return path 明确

---

18.2 对 PI（电源完整性）的影响

PDN（Power Delivery Network）中 bump 是最关键部分：

• power bump 不够会导致 IR drop 大
• return bump 不够会导致 ground bounce
• bump 电阻不均匀会导致热点

因此 power bump 比例必须使用分析工具（SiPI / RedHawk-SC）优化。

---

18.3 对可靠性（Reliability）的影响

bump 是封装可靠性最容易首先失效的点之一，常见问题：

• EM 早期失效
• 温度循环疲劳
• UBM brittle fracture
• pad cratering
• crack propagation

所有可靠性基本围绕：

• bump → UBM → RDL → Mtop → via → Si

这条链的强度。

---

19. bump 全流程风险总结（Fail Chain）

最常见的失效链如下：
电流过大
↓
Mtop 加热
↓
via 局部电流集中
↓
via or RDL hotspot
↓
UBM cracking
↓
焊料 void
↓
bump open
↓
die fail
也可能出现：
热–机械 mismatch
↓
Silicon 挠曲
↓
Pad Cratering
↓
ESD Weak
↓
Field Failure
这些都是现实中出现过的大量封装失效案例。

---

20. bump 设计的黄金法则（未删减）

✔ 20.1 金属要粗

顶层金属必须足够宽，否则：

• EM hotspot
• ESD burn
• RDL delamination

✔ 20.2 via 要多

via array 是电流与热的“安全阀”。

✔ 20.3 KOZ 必须严格

不然 reflow + molding 会毁掉硅。

✔ 20.4 ESD clamp 要靠近 bump

这是救命的。

✔ 20.5 signal bump 要配 return bump

特别是高速差分信号。

✔ 20.6 power bump 要均匀

防止 IR 与 EM。

✔ 20.7 bump pitch 小 → 所有规则变得更严格

尤其：

• ESD
• EM
• KOZ
• RDL

✔ 20.8 bump map 是一个系统级工程

Layout × ESD × SI × PI × Package × Reliability
全部都要参与。

---

21. 最终总结（完整版）

bump 不是一个简单的“金属凸点”，它是：

• 机械工程
• 热工程
• 电源工程（PDN）
• 高速信号工程（SI）
• 封装工程（package）
• 电迁移与材料工程
• 半导体器件工程（FEOL/BEOL）

共同交叉的关键节点。

一个 bump fail = 整颗芯片 fail。

因此：

一个优秀的 bump 设计 = 芯片成功的一半。

---

END