1. 更改dbg_hub时钟，使用该语句：connect_debug_port dbg_hub/clk  [get_nets  ‘时钟端口名’]  如：connect_debug_port dbg_hub/clk [get_nets ila_0/clk].

set_property C_CLK_INPUT_FREQ_HZ 300000000 [get_debug_cores dbg_hub]
set_property C_ENABLE_CLK_DIVIDER false [get_debug_cores dbg_hub]
set_property C_USER_SCAN_CHAIN 1 [get_debug_cores dbg_hub]
connect_debug_port dbg_hub/clk [get_nets {top_i/processing_system7_0_FCLK_CLK0}]

2. 怎么看时钟net名：

打开Synthesis中的schematic，点击对应的时钟。在net属性里可以看到。