一般，PLL等时钟产生模块，都会有RMS jitter的描述，根据这个参数，可以计算出相关时钟的clock jitter，方便设置综合sdc的时钟约束。
为什么只有RMS jitter？因为期望值就是理论周期值，根据期望值+RMS（均方差），就能得到正态分布图，可以算出jitter 3σ 99.97%概率以上的jitter分布情况。

• jitter，即周期值发生左右随机性的变化。满足正态分布图。
• 正态分布有两个参数
  • 期望值（平均值μ）。决定了正态分布图的位置。
  • 均方差（标准方差σ），反映了每个样本偏离期望值（一般是平均值）的程度。决定了正态分布图的形状。
    
• RMS jitter；正态分布的均方差，即标准方差。
• 峰峰值抖动（peak-to-peak jitter，统计样本里，最大周期值-最小周期值）；一般以±来表示，因为是在期望值附近抖动。作为sdc约束的时钟jitter要求，需要考虑最小周期值情况。
• 计算峰峰值抖动，可以根据下图来直接计算。

参考：

• https://mazhaoxin.github.io/2018/10/20/Jitter_Basics/
• https://blog.csdn.net/yshhsh/article/details/104869362
• https://zhuanlan.zhihu.com/p/84622003
• https://www.eefocus.com/nightseas/blog/15-03/310652_05cf0.html