以下是针对差分对的长度匹配指南：

下图所示是常见的几种做法：

A，差分对中的每个信号（P信号和N信号）应尽可能在发生不连续的每一层上进行长度匹配。层内匹配意味着差分对在换层到不同布线层之前，其层内长度差不应超过 0.254 mm （10 mils）。在任何一个过孔换层处，该过孔之前整个路径的 P/N 偏差不能超过 0.254 mm （10 mils）。

B，当进行走线长度匹配时，匹配应尽可能在产生长度偏差的位置附近进行（如下图所示），这样不连续性就不会在整个通道中传播。例如，在芯片组扇出区域或连接器引脚区域内的长度匹配，应在导致不匹配的结构（如引脚、过孔）的 3.175 mm （125 mils） 范围内完成。

C，蛇形线（Serpentine）的布局会给通道引入不连续性，应尽量减少使用，使其对信号而言是“透明”的。这可以通过使其电气长度小于信号的上升时间来实现。通常，保持蛇形线的总长度（不耦合长度）小于 2.54 mm （100 mils） 是足够的。走线间距不应大于原始间距的两倍（如下图所示）。

例如，我们单板上的高速线L3的走线规则为3.4/8.3MIL，其软件上的3W2S的规则设置如下图所示：

D，在确定差分对中某个信号的总长度时，应使用焊盘或引脚的边缘到边缘的距离，而不是内部的蚀刻总长度，除非每个焊盘内部的走线长度完全相同。给定焊盘内的蚀刻量在电气上被视为焊盘本身的一部分。换句话说，只有焊盘边缘之外的蚀刻才与差分对的总长度相关。例如：

• 如果差分对的 P 信号比 N 信号多出 5 mils （0.127 mm），而这多出的 5 mils 是由于延伸进入元件焊盘的额外蚀刻造成的，那么这两个信号应被视为长度相同。

• 同样，试图通过在焊盘边界内添加蚀刻（例如在焊盘内部添加额外的弯曲）来匹配信号长度，并不会对互连产生预期的长度匹配效果（参考下图所示 ）。

PCB上的效果图示：

改进措施：建议这样的SMD焊盘上的高速差分线尽量对称出线，避免在焊盘内走线不等的问题。

个人分析结论：

1. 关于“就近补偿”（Proximity Compensation）

• 规则：哪里出现长度差，就在哪里补回来。

• 解析：高速信号在传输过程中，遇到拐角、过孔、焊盘都会产生阻抗变化（寄生电容/电感）。如果让 P 和 N 信号带着长度差走很长一段路，再在远端补偿回来，那么在这段路上，共模噪声会持续积累，导致严重的 EMI 问题和眼图闭合。

• 工程要求：例如在 BGA 扇出时，如果因为走线需要绕开一个过孔导致 P 比 N 短了 5mil，必须在离开这个区域 125mil 之内把这两根线调成等长，不能让这个 5mil 的差距带到板子中间去。

1. 关于“层内匹配”（Layer-by-Layer Matching）

• 规则：换层之前，本层必须匹配好。

• 解析：过孔本身就是巨大的阻抗不连续点。如果带着 10mil 以上的长度差钻入过孔，这两根信号在过孔处的耦合会极差，导致模态转换（差模转共模）。换层前的 10mil 容差，是确保信号在经历最恶劣的不连续点（过孔）时，偏差已经最小化。

1. 关于“蛇形线”的设计限制

• 规则：总长 < 100mil，间距不超过原间距的 2 倍。

• 解析：

  • 长度限制：蛇形线的“凸起”会产生互感，如果绕线太长，它会像一个微型天线或滤波器。100mil 这个数值通常对应信号上升沿的空间长度，确保绕线不会成为主要的谐振点。

  • 间距限制：如果 P 和 N 绕线的间距拉得太开（比如本来是 5mil 线距，绕线时变成 15mil），这两段线的差分阻抗会瞬间飙升，导致严重反射。

1. 关于“焊盘内的长度不计入”

• 规则：焊盘内的线不算，以焊盘边缘为准。

• 解析：

  • 物理事实：信号在进入焊盘时，其电磁场分布已经发生了剧烈变化，焊盘本身是一个大的“容性负载”。焊盘内部那一点点铜皮，电气上已经和焊盘融为一体，不再具有传输线的特性。

  • 常见误区：很多新手工程师画图时，发现 P 比 N 短了 2mil，于是在 N 信号的焊盘里面拐一个小弯去凑长度。这是完全无效的，因为信号根本不会沿着那个小弯以正常的模式传输。

  • 正确做法：长度测量点必须是焊盘出口处。如果焊盘引出的线本身已经等长，哪怕焊盘内部的铜皮因为加工原因（如钻孔偏差）导致视觉上不等长，也可以忽略不计。

总结：

在高速差分信号设计中，长度匹配不仅要关注总长度的绝对值，更要关注“在哪里做匹配”。必须把长度差消除在产生偏差的局部区域，避免让微小偏差经过长距离传输后演变成严重的信号质量问题。

好了，诸位道友们以上就是本期的所有内容了，我们下期文章不见不散。

 

--------声明：本文属于小编的原创文章，如需转载请注明来源！