一、实验器材（芯片类型及数量）

7400 二输入端四与非门，7486 二输入端四异或门，7454 四组输入与或非门

二、实验原理

（1）小规模组合逻辑电路的分析步骤： 

1. 确认输入/输出； 

2. 逐级写逻辑表达式； 

3. 化简； 

4. 列真值表； 

5. 总结功能； 

6. 验证优化。

（2）全加器工作原理：

全加器是一种数字电路，用于二进制加法运算。它有三个输入（两个加数位和一个来自低位的进位输入）和两个输出（和与进位输出）。其工作原理是通过逻辑运算，将三个输入进行异或运算得到和，通过与、或运算得到进位输出。多个全加器可串联实现多位二进制数的加法。

三、实验内容及原理图

1.测试全加器的逻辑功能。

图2.2 全加器电路结构图

1. 写出图2.2的逻辑功能表达式（Y Si Ci）

答：Y=Ai

⊕Bi

    Si

=Ai

⊕Bi

⊕Ci-1

    Ci

=YCi-1

+AiBi

1. 根据逻辑功能表达式列出真值表

Ai	Bi	Ci-1	Si	Ci
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

1. 按原理图选择与非门并接线测试，将结果记入表2.2。

2.用异或、与或非门和与非门实现全加器的逻辑功能。

全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。

1. 画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。

 Si

=Ai

⊕Bi

⊕Ci-1

 Ci

= Ci-1

+AiBi

1. 找出异或门、与或非门和与非门器件按自己画的图接线。接线时注意与或非门中不用的与门输入线接地。

1. 按表2.2完成真值表。

四、实验数据记录（真值表/时序波形图/状态转换图）

1、按照原理图选择与非门接线测试的真值表：

Ai	Bi	Ci-1	Si	Ci
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

对应真值表第八行               对应真值表第七行

2真值表

Ai	Bi	Ci-1	Si	Ci
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

对应真值表第六行                 对应真值表第五行

3、思考题

四位全加器的设计方案：

将一位全加器进行串联：

如图所示，每个方框代表的是一位全加器，Ci表示低位向本位的进位，Si表示本位的和。Ai，Bi代表的是两个加数。四位全加器可以使用与非门来实现，还可以使用异或门、与或非门、与非门共同实现。

五、总结

本次实验通过搭建全加器电路，深入理解了组合逻辑电路的设计与分析流程。实验中使用7400（与非门）、7486（异或门）和7454（与或非门）等芯片，验证了全加器的逻辑功能：和输出（S_i）通过异或运算实现，进位输出（C_i）通过与或逻辑生成。真值表测试结果与理论一致，成功实现了1位二进制加法功能。