基础篇-verilog-按位与和逻辑与
//逻辑与wire [3:0] a=4’b0101；wire [3:0] b=4’b1110;c=a && b；//c=1逻辑与&&表示的是交集，2个条件同时成立，结果才为真wire [3:0] a=4’b0101；wire [3:0] b
·
//逻辑与
wire c;
wire [3:0] a=4’b0101；
wire [3:0] b=4’b1110;
c=a && b；
//c=1
逻辑与&&表示的是交集，2个条件同时成立，结果才为真
wire [3:0] c;
wire [3:0] a=4’b0101；
wire [3:0] b=4’b0000;
c=a & b；
//c=4’b0000
按位与
wire [3:0] c;
wire [3:0] a=4’b0101；
wire [3:0] b=4’b0100;
wire c=a & b；
//c=0100
有“AI”的1024 = 2048，欢迎大家加入2048 AI社区
更多推荐
18
0- 0
已为社区贡献19条内容
所有评论(0)