感谢你的耐心！在 Vivado 中遇到 “Declarations not allowed in unnamed block” 错误时，确实是因为在 always 或 initial 块内声明了变量。你的代码中，always @(*) 块内还有一些变量声明，正是这部分导致了报错。

我们需要确保 所有的变量声明 都在 always 块外部，并且 always 块只用于赋值和操作。

错误原因

在 always @(*) 块内部的 integer k; 和类似声明是无效的，因为 always 块中不允许包含任何变量声明。Verilog 的标准要求，在 always 块内只能进行逻辑运算和赋值，而不能包含声明。

主要修改：

1. integer k 声明移到模块顶部：之前在 always @(*) 块内声明了 integer k;，现在将它移到模块级别，确保它在 always 块外部声明。
2. 确保 always @(*) 块内部只进行赋值操作：只保留了赋值和逻辑操作，没有变量声明。

为什么这样修改：

• Verilog 语法不允许在 always 或 initial 块内声明变量（例如 integer k），这些声明必须放在模块级别。
• 将变量声明移到模块级别，并确保 always 或 initial 块仅用于赋值，可以解决错误。