1. 一种方式是通过tcheck instance_name -xgen -disable，在sim的ucli tcl中运行，可以将不需要时序检查的violation cell不产生X而影响到时序后仿真的结果，但log中依旧会报告有时序Timing violation。

2. 这里重点讲的是另一种方式，可以对特定instance设置不检查时序timing check。

首先，在vcs 命令加一个+optconfigfile+file_name的命令option

让VCS在编译的时候吃进来一个配置文件，具体关于配置文件在VCS的应用可以参考VCS user-guide：

configfile配置文件语法在VCS user-guide也有描述：

然而，我们是想用这个配置文件configfile设置noTiming check的instance，所以，设置noTiming check的配置文件如下：

这在VCS user-guide有一章节专门讲Disable Timing的