一、ZYNQ简介

ZYNQ全称为Zynq-7000 All Programmable SoC(这里的7000是与7系列的FPGA保持一致性)，它是赛灵思公司(Xilinx)推出的新一代全可编程片上系统，它将处理器的软件可编程性与FPGA的硬件可编程性进行完美整合，以提供良好的系统性能、灵活性与可扩展性。这款基于ARM处理器的SoC可满足复杂嵌入式系统的高性能、低功耗和多核处理能力等要求。
ZYNQ的应用场合：视频监控、汽车驾驶员辅助、工厂自动化等高端嵌入式应用，为其提供所需的处理能力与计算性能。
SoC的优势：与板上系统(SoB，System on Board)相比，片上系统(SoC，System on Chip)的解决方案成本更低，能在不同的系统单元之间实现更快、更安全的数据传输，具有更高的整体系统速度、更低的功耗、更小的物理尺寸和更好的可靠性。
全可编程片上系统(APSoC，All-Programmable SoC)：软硬件均可编程，其构成如下图。

ZYNQ的本质特征是它组合了一个双核ARM Cortex-A9处理器和一个传统的现场可编程门阵列辑部件(即FPGA)。
ZYNQ的优势就是能够把PL和PS通过AXI接口(Advanced Extensible Interface，高级可扩展接口)结合起来使用。

二、PL(Programmable Logic)简介

PL即可编程逻辑(Programmable Logic)，在ZYNQ中相当于一个7系列的FPGA。
早期生产的数字集成电路逻辑功能都是固定不变的，要想改变它的逻辑功能，就必须改变内部各单元电路之间的连接，而这种连接在集成电路制作过程中已经固定下来了。
可编程逻辑器件(PLD，Programmable Logic Device)就是允许用户自行修改内部电路连接的集成电路。PLD内部的电路结构可以通过写入编程数据来设置；写入PLD的编程数据还可以擦除重写。
常用的可编程逻辑器件有复杂可编程逻辑器件(CPLD，Complex Programmable Logic Device)和现场可编程门阵列(FPGA，Field Programmable Gate Array)，其本质差异在于电路结构不同。CPLD是基于“乘积项”的与或逻辑阵列；而FPGA是基于“查找表”(LUT，Look UP Table)的CLB阵列。
FPGA简单来说就是一种可通过编程来修改其逻辑功能的数字集成电路(芯片)。 下图是FPGA的架构。

下图是ZYNQ中PL的架构。

三、PS(Processing System)简介

ZYNQ的组成示意图如下。

下图是ZYNQ中PS的详细组成图。

应用处理单元(APU，Application Processor Unit)中有两个ARM处理器。
FPU是浮点运行单元，在浮点运算时可加速。
NEON Engine可实现单指令多数据这一功能，一般用作并行运算。
MMU为存储管理单元，可实现物理地址到虚拟地址的映射。
I-Cache为指令Cache，D-Cache为数据Cache，两者合起来称为一级缓存(一级Cache)。下面的二级Cache是512KB的，是两个处理器共用的。
OCM为片上存储器，它和二级Cache都是通过Snoop Controller监听控制器与处理器连接的。
DMA为直接存储器存取/访问，协助处理器实现数据的搬移。
GIC为中断控制器，协助CPU管理外部中断。
PS中的互连可以实现各个模块之间的通信。
左边的存储器接口是静态存储器接口，右边的是动态存储器接口。
Clock Generation为时钟生成模块，根据外部晶振提供的时钟产生PS内部各个模块所需要的时钟频率。
Reset为复位，一般有上电复位、复位按键复位以及看门狗产生的复位。
MIO是PS直接与外界交互的接口，有54个接口，EMIO为扩展的MIO，在需要接口数量较多时可以通过EMIO进行扩展。
下图是PS与PL之间的接口描述图。

通用接口(GPI，General Purpose Interfaces)中以M开头的为主接口，在通信协议中一般是发起通信的，以S开头的为从接口，在通信协议中一般是用来响应通信的。主要指的是PL与PS的主从关系，可参考上图比较。
ACP接口(加速器一致接口)可以实现PL到PS存储器的低延迟访问。
高性能接口(HPI，High Performance Interfaces)是相比于通用接口而言的，其高性能体现在数据量和传输速度上。

参考视频：https://www.bilibili.com/video/BV1hP4y1L73N?p=1 &
https://www.bilibili.com/video/BV1hP4y1L73N?p=2